文/連于慧

ASML和台積電、英特爾、三星於BACUS國際光學工程學會(SPIE)先進微影技術研討會前宣布，將共同推動轉移升級至12吋光罩，以將高數值孔徑極紫外光EUV微影技術High NA EUV的價值發揮到極致。

其中，台積電目標是在2031年前建立12吋光罩試產線，英特爾持續推進 High NA EUV 量產準備工作，而三星則規劃在2028年前，首次將ASML的High NA EUV技術應用於未來DRAM的大量生產。

ASML這次是與三大半導體巨頭廠合作引領半導體產業轉移升級至更大尺寸的EUV微影光罩。High NA EUV將自現行的6吋光罩，轉移至更大的12吋光罩，消除需要兩張6吋光罩在High NA EUV曝光時進行拼接的限制，使整個半導體產業受惠。

ASML總裁暨執行長Christophe Fouquet表示，隨著元件微縮藍圖的推進，High NA EUV的採用將逐步提升。初期透過沿用現行的6吋光罩，而後導入12吋光罩以進一步提升設備生產力，讓產業能夠滿足市場對更小、更快、更節能晶片的需求。他同時感謝眾多半導體製造廠商、光罩廠商、以及合作夥伴的大力支持。

關於三大半導體廠在High NA EUV技術上的進度如下

台積電：

公司表示有意自2030年起，在先進製程量產中導入ASML的High NA技術。隨著製程技術持續推進，特別是在AI應用帶動電晶體架構日益複雜的趨勢下，台積公司預期需要使用High NA EUV 曝光的光罩層數將隨之增加。

英特爾：

英特爾的晶圓代工Intel Foundry和ASML迄今已製造超過100萬片晶圓，協助客戶現階段即可運用High NA EUV，並為未來規模化應用做好準備。

 High NA已應用於英特爾晶圓代工的高量產製造，從早期設備的認證與測試、研發，到代號為 Panther Lake 的 Intel Core Ultra Series 3  處理器部分特定層的量產，迄今累計超過100萬片晶圓採用相關製程；其疊對精度overlay、產能throughpu和設備可用率availability均達到英特爾晶圓代工的預期。

採用Intel 18A製程生產、並於特定層使用High NA 的產品，其表現持續達到甚至超越採用NXE平台（數值孔徑0.33的EUV）製作的對應層。

客戶可透過業界現行的光罩規格，實現High NA帶來的效益：無論是6吋光罩範圍內進行平面規劃（floor-planning），或採用英特爾晶圓代工的拼接技術與製程設計套件（PDK）解決方案。

三星：

三星計畫在2028年前，首次將ASML的High NA EUV技術應用於未來DRAM的大量生產，進一步證明High NA EUV技術已具備支援先進記憶體和邏輯應用的能力。High NA EUV可望擴展DRAM的尺寸擴展路線圖，更高的解析度將簡化製程並提高效率。

三星表示過去數十年來，半導體產業一直依賴6吋光刻掩模。借助高數值孔徑EUV技術，向更大尺寸的12吋光罩過渡可進一步提高晶圓廠的生產效率，降低晶片製造成本，並消除拼接限制，從而降低未來先進製程晶片的成本效益。